Asignación de números de bits de E/S
1-5
Asignación de números de bits de E/S
Ejemplo de conexión
Dirección de
I0 I1 I2 I3 I4 I5
bit de entrada
IN
0
CPU
(10 puntos de E/S)
OUT
Dirección de
bit de salida
Nota
Dirección
I0 I1 I2 I3 I4 I5
de bit de
entrada
IN
IN
IN
0
1
2
CPU
(20 puntos de E/S)
OUT
OUT
OUT
0
1
Dirección de
Q0 Q1Q2 Q3
bit de salida
32
En el caso de las CPU con 10 puntos de E/S, las direcciones de
entrada de bit I0 a I5 y las direcciones de salida de bit Q0 a Q3 (Q0 a
Q2 para CPU con comunicaciones)se asignan siempre a la unidad
de CPU.
En el caso de las CPU con 20 puntos de E/S, las direcciones de
entrada de bit I0 a Ib y las direcciones de salida de bit Q0 a Q7 se
asignan siempre a la unidad de CPU.
Se pueden añadir hasta 3 unidades de expansión de E/S, y las
direcciones de los bits de entrada X0 a Xb y de los bits de salida Y0 a
Yb se asignan según el orden de las unidades conectadas.
■
CPU con 10 puntos de E/S
IN
IN
IN
IN
IN
1
2
3
4
5
OUT
OUT
OUT
0
1
2
3
(Ver
Q0 Q1 Q2 Q3
nota).
El bit de salida Q3 de las CPU con comunicaciones no puede
tener salida externa. Se puede utilizar como bit de trabajo.
■
CPU con 20 puntos de E/S
I6 I7 I8 I9 Ia Ib
IN
IN
IN
IN
IN
IN
IN
3
4
5
6
7
8
9
OUT
OUT
OUT
OUT
OUT
2
3
4
5
6
7
Q4 Q5Q6 Q7
X0 X1 X2 X3
X4 X5 X6 X7
IN
IN
IN
IN
IN
0
1
2
3
0
Unidad 2 de
Unidad 1 de
expansión de
expansión de
E/S
E/S
OUT
OUT
OUT
OUT
OUT
0
1
2
3
0
Y0 Y1 Y2 Y3
Y4 Y5 Y6 Y7
X0 X1 X2 X3 X4 X5 X6 X7
IN
IN
IN
IN
IN
IN
a
b
0
1
2
3
Unidad 1 de
E/S de expan-
sión (8 puntos
de E/S)
OUT
OUT
OUT
OUT
0
1
2
3
Y0 Y1 Y2 Y3 Y4Y5 Y6 Y7
Sección 1-5
X8 X9 Xa Xb
IN
IN
IN
IN
IN
1
2
3
0
1
Unidad 3 de
expansión de
E/S
OUT
OUT
OUT
OUT
OUT
1
2
3
0
1
Y8 Y9 Ya Yb
X8 X9 Xa Xb
IN
IN
IN
IN
IN
IN
0
1
2
3
0
1
Unidad 3 de
Unidad 2 de
E/S de
E/S de expan-
expansión
sión (8 puntos
(4 entradas)
de E/S)
OUT
OUT
OUT
OUT
OUT
OUT
OUT
0
1
0
1
2
3
Y8Y9 Ya Yb
IN
IN
2
3
OUT
OUT
2
3
IN
IN
2
3
OUT
2
3