Ocultar thumbs Ver también para GDP-32:

Enlaces rápidos

16. D
ISEÑO DEL
16.1 C
ARACTERÍSTICAS
16.2 F
ORMA DEL
16.3 C
-PC MPU B
ARD
16.4 BD287 P
16.5 BD183 A
F
UNCIONES DEL
A
MPLIFICADOR
DAC
C
DE
F
ILTRO DE
E
TAPAS DE
F
A
ILTRO
M
ULTIPLEXOR
A
-T
NALOG
16.6 P
LACA DE
S
ECCIÓN DE
Ó
HMETRO
S
ECCIÓN DE
16.7 E
C
L
OMPARTIMENTO DE
D
E
ISEÑO
D
ISEÑO DE
16.8 E
O
L
SCILADOR DE
II
GDP-32
B
ÁSICAS DE
R
................................................................ 4
ECEPTOR
................................................................ 8
OARD
P
LACA DEL
ANEL
B
............................................................. 10
NALOG
OARD
R
.....................................................................................10
ELÉ
D
..........................................................................10
IFERENCIAL
................................................................................10
OMPENSACIÓN
P
B
L
ASO DE
ANDA DE
A
G
.....................................................................................13
ANANCIA
-A
.........................................................................................13
NTI
LIAS
.................................................................................................13
-D
C
O
IGITAL
ONVERTER
C
ALIBRACIÓN Y
C
M
ALIBRADO Y
ULTIPLEXOR
.......................................................................................................18
S
.........................................................................19
INCRONIZACIÓN
L
C
P
(GDP-32
N
AJA
EQUEÑA
C
G
...............................................................................23
AJA
RANDE
C
RISTAL
D
...................................... 2
ISEÑO
F
........................................... 8
RONTAL
L
A
ÍNEA DE
LIMENTACIÓN
..................................................................14
S
........................... 18
INCRONIZACIÓN
........................................................18
B
...................................... 23
A
ATERÍA
II
T) ........................................................23
....................................................... 23
............................13
Mayo 2002
Tabla de contenido
loading

Resumen de contenidos para Zonge GDP-32

  • Página 1 16. D GDP-32 ISEÑO DEL 16.1 C ........2 ARACTERÍSTICAS ÁSICAS DE ISEÑO 16.2 F ..............4 ORMA DEL ECEPTOR 16.3 C -PC MPU B ..............8 OARD 16.4 BD287 P ........... 8 LACA DEL ANEL RONTAL 16.5 BD183 A .............
  • Página 2: Características

    16.1 C ARACTERÍSTICAS ÁSICAS DE ISEÑO Una completa descripción de las características externas del GDP-32 puede encontrarse en la Sección 2 – Descripción del receptor GDP-32 La caja del GDP-32 se divide en dos secciones: Analógica y Digital. Estas secciones están separadas para minimizar la captación de ruido y para facilitar la solución de problemas y las...
  • Página 3 ASIC Network Ext kb sw Controller Hard Flash PC104 Disk Disk Connecter Card-sized CPU module Floppy COM A 3.3v LCD Contrast 3.3v voltage LPT 1 Figura 16.1 (b) - GDP-32 Diagrama de Bloques 2 Sección 16, página 3 Mayo 2002...
  • Página 4 Un oscilador de cristal de frecuencia 4.980736 MHz estabilizado por calentadores va montado directamente a la placa de cronometraje (BD244 or BD288) en la caja grande GDP-32 . En la caja pequeña GDP-32...
  • Página 5 Power Monitor (circuit 2543) Keyboard connector Relay Flash Disk Card PC PIC17C756 MPU Mother Board BD287 SRAM bat (LT7P) Display connector Zonge bus connector Shield Figura 16.2(a) - Esquema del montaje del Panel Frontal Sección 16, página 5 Mayo 2002...
  • Página 6 GDP-32 ANUAL DE NSTRUCCIONES Figura 16.2 - Foto del Panel Frontal – (b) Parte trasera, (c) Parte Frontal Mayo 2002 Sección 16, página 6...
  • Página 7 GDP-32 ISEÑO DEL Figura 16.3 – BD287 incluyendo la memoria flash (arriba) y la ranura de la tarjeta (abajo) Sección 16, página 7 Mayo 2002...
  • Página 8: Bd287 Placa Del Panel Frontal

    LAN La memoria flash retiene datos durante largos periodos de tiempo incluso cuando el GDP-32 está apagado. La capacidad de la memoria flash es suficiente para retener muchos días de datos en condiciones normales de uso.
  • Página 9 GDP-32 ISEÑO DEL Figura 16.4 - Esquema de la placa BD287 del Panel Frontal Sección 16, página 9 Mayo 2002...
  • Página 10: Funciones Del Relé

    NSTRUCCIONES 16.5 BD183 A NALOG OARD El formato de caja pequeña del GDP-32 T dispone de una capacidad de la placa analógica de 6 canales. El GDP-32 con caja grande tiene una capacidad de placa analógica de 16 canales. El GDP-32 usa una placa para cada canal activo.
  • Página 11 GDP-32 ISEÑO DEL Cal + OFFSET D/A Field + x.125 GO Gain Guard x.125 1, 4, 16 Powerline Differential Notch Field - Amplifier Filter Attenuator Cal - Function Select (see inset below) To Front Panel To STD Bus Anti-Alias Converter...
  • Página 12 GDP-32 ANUAL DE NSTRUCCIONES BD192 (notch Filters) J2 Analog Input U/4 Serial Number PAL U/2 (A/D) Zonge Bus Connector Figura 16.5(b) - Placa Analógica, BD183D Mayo 2002 Sección 16, página 12...
  • Página 13: Filtro De Paso De Banda De La Línea De Alimentación

    GDP-32 ISEÑO DEL FILTRO DE PASO DE BANDA DE LA LÍNEA DE ALIMENTACIÓN Se puede configurar para rechazar los armónicos fundamental, 3º, 5º y 9º, u otra combinación de 4 frecuencias de armónicos deseadas. Por ejemplo en un país con frecuencia de la corriente de 50 Hz, los filtros estándar suministrados rechazarán 50, 150, 250 y 450 Hz.
  • Página 14 GDP-32 ANUAL DE NSTRUCCIONES ANALOG-TO-DIGITAL CONVERTER El conversor (ADC) convierte la señal analógica recibida a formato digital que se almacena en la memoria del ordenador junto con otros parámetros de la tarjeta. Antes de que las señales de voltaje analógicas puedan procesarse digitalmente, primero deben ser correctamente muestreadas y convertidas a formato digital usando un ADC.
  • Página 15 GDP-32 ISEÑO DEL Multiplexer +12v (DC Signal) Temperature Power 16 bit Battery Converter Calibrate (DAC) (ACSignal) Analog Boards Timing +12v Ohmeter Power ImA / 100 u A Inverter 2.490368 MHz BD244 or BD288 4.980736 MHz Duty Cycle Crystal BINARY REAL TIME...
  • Página 16 GDP-32 ANUAL DE NSTRUCCIONES U1 - ASIC Serial No. U2 - ASIC Address Decode Real Time Clock U15/U4 - Calibration Signal D/A (two types possible) J6 - 4.98 MHz Output Frequency to Tx I/O Connector J5 - Sensor Board Crystal...
  • Página 17 GDP-32 ISEÑO DEL Figura 16.6 (c) - Placa de Calibrado y Sincronización o Medida del Tiempo(Cronómetro), BD288 Sección 16, página 17 Mayo 2002...
  • Página 18 La sección de calibrado consta de una señal AC y un nivel de voltaje DC de un DAC de 16-bit, y sensores de temperatura y humedad. Todos esos componentes se encaminan a cada uno de los canales analógicos. Bajo control del software del GDP-32 la sección de calibrado soporta las siguientes tareas: Calibrado y/o diagnóstico de canales analógicos...
  • Página 19 GPS (BD288). Receptor GPS Una placa GPS basada en PCI-4 puede instalarse para imponer disciplina al cristal de 4.980736 MHz. También proporcionar la sincronización de múltiples GDP-32 , así como información acerca de la posición.
  • Página 20 SMALL CASE INSIDE CASE LID Front Panel MPU Board Flash RAM Card cage Batteries for timing & & Crystal analog card Control I/0 Analog I/0 Figura 16.7 – GDP-32 de Caja o Carcasa Pequeña Mayo 2002 Sección 16, página 20...
  • Página 21 TUCSON, ARIZONA USA Front Panel MPU Board Flash RAM Mother board & card cage for timing & analog cards Analog Control I/O Panel I/0 Panel Figura 16.8 (a) - GDP-32 de Caja o Carcasa Grande Sección 16, página 21 Mayo 2002...
  • Página 22 TIMING CARD & Foam Space for CRYSTAL, INSIDE Strip terminal block BATTERY COMPARTMENT FOAM LID Water Resistant Gasket Batteries B1,B2,B3,B4 BATTERY COMPARTMENT Figura 16.8 (b) - Compartimento de la Batería en el GDP-32 de Caja Grande Mayo 2002 Sección 16, página 22...
  • Página 23: Diseño De Caja Grande

    Hay fusibles de 4 amperios protegiendo el suministro principal de 12 v. Los fusibles de repuesto están dentro del panel de la caja inferior en todos los nuevos GDP-32 Lea la Sección 17.5 antes de intentar quitar directamente las baterías de la caja grande.

Tabla de contenido