Tabla de contenido
LC87F5M64A
1)
DIAGRAMA DE BLOQUES
SIO0
SIO1
Timer 0
Timer 1
Timer 4
Timer 5
Timer 6
Timer 7
Base timer
PWM2/3
Copyright © 2007 LG Electronics. Inc.Todos los derechos reservados.
Sólo con fines de capacitación y mantenimiento
Interrupt control
Standby control
CF
RC
Xítal
MRC
Bus interface
Port 0
Port 1
Port 2
Port 7
Port 8
ADC
INT0 to INT7
Noise filter
Port 3
Port C
UART1
UART2
- 3-21 -
IR
PLA
ROM correct
Flash ROM
PC
ACC
B register
C register
ALU
PSW
RAR
RAM
Stack pointer
Watchdog timer
On-chip Debugger
Sólo para uso interno de LGE
Tabla de contenido
