Tabla de contenido
Entradas SEN y
COS del resolver
48
49
Descodificador
50
51
16.09
Resolver -
desviación
de fase
Figura 6
Diagrama lógico del UD53
16
RPM del
Posición
resolver
del resolver
16.02
16.03
1
[16.07]
2
16.07
Escala de salida
de codificador
simulado
16.05
Prueba de fase
del resolver
Salidas de
codificador simulado
40
41
16.08
43
Codificador
44
simulado -
activar salida F/D
46
47
16.12
Codificador
simulado -
desactivar
sincronización de
salidas de pulso
marcador Z
Lógica de
control de
sincronización
Salidas de pulso
marcador Z del
codificador simulado -
16.13
indicador de
sincronización
inactiva
UD53 User Guide
Issue code: 53ne3
Tabla de contenido
