Tabla de contenido
IRP
Bit 7
-
los bits 0, 1 y 2 son el CARRY, HALF CARRY Y ZERO, son banderas que se activan con un valor igual a 1, cuando el
resultado de una operación o instrucción genera un carry, un half carry o un valor igual a cero respectivamente.
-
El bit 3 se llama POWER DOWN y su valor es de 1 después de una instrucción CLRWDT (CLEAR WATCH DOG
TIMER) ó bien después de encender el sistema (POWER UP). El valor es de 0 después de ejecutar la instrucción SLEEP.
-
El bit 4, se llama "TIMER OUT" tendrá un valor de 1 después de POWER UP, CLRWDT ó SLEEP y tendrá un valor de 0
si el WDT (WATCH DOG TIMER) activa su señal de alarma.
-
Los bits 5 y 6 RP0, RP1 seleccionan el banco de memoria que habrá de accesarse. Si RP0 =0, RP1=0 se selecciona el banco
0. Si RP0=1, RP1=0 banco 1; RP0=0, RP1=1 banco 2; RP0=1, RP1=1 banco 3.
8.3 Registro OPTION :
Este registro controla varias funciones del temporizador (bits 0..5), de la interrupción externa (bit 6), así como las
resistencias de PULL UP del puerto B (bit 7). En seguida se muestra un diagrama del registro de opción.
REGISTRO OPTION (DIRECCION 81H)
RBPU
Bit 7
-
los bits 0, 1 y 2, toman un valor del 0 al 7 binario, y programan el divisor del temporizador y del WATCH DOG TIMER, de
acuerdo a la siguiente tabla:
-
PS2 PS1 PS0
-
el bit 3, determina si el valor anterior se asigna al temporizador o al WDT. Si el valor es de 1, se asigna al WDT, si el valor
es de 0, se asigna al temporizador.
-
El bit 4, determina si el contador del temporizador se incrementa con el flanco ascendente (1) o con el flanco descendente
(0) de la señal del pin 3, (RA4/T0CK1) del chip 16F628.
-
El bit 5 determina si la fuente de incremento del temporizador es la transición en el pin RA4/T0CLK1 (1) o el clock interno
que maneja el ciclo de instrucción CLKOUT (0).
-
El bit 6, determina, cuando su valor es de 1, que la interrupción externa se genera con el flanco ascendente del pin 6 del
16F628 (RB0/INT). Cuando su valor es de 0, entonces la interrupción se genera con el flanco descendente de la misma
señal.
-
El bit 7 determina, cuando su valor es de 1, que las resistencias de PULL UP en las salidas del puerto B estarán
DESHABILITADAS. Si su valor es de 0, entonces dichas resistencias están HABILITADAS.
9. Registro temporizador/contador TMR0:
El registro TMR0 puede operar como un contador de los pulsos provenientes del bit RA4/T0CLK1 o como un
temporizador. El modo de funcionamiento se selecciona con el bit 5 del registro de OPTION.
El bit 5 de OPTION debe de ponerse en 1 si se selecciona el modo contador. Al mismo tiempo, el bit 4 determina,
como se explicó arriba, si la cuenta en el registro TMR0 se incrementa con el flanco ascendente o descendente del bit externo
RA4/T0CLK1.
Cuando se selecciona el modo temporizador, entonces el bit 5 del registro de OPTION debe de ponerse en un 0. En
este modo de operación, el registro TMR0 funciona junto con un PREESCALADOR. Este preescalador puede programarse para
dividir la cuenta de ciclos de instrucción, entre el valor seleccionado en el registro OPTION (en los bits PS0, PS1 y PS2), de acuerdo
RP1
RP0
INTEDG
TOCS
DIVISOR TMR0
000
1:2
001
1:4
010
1:8
011
1:16
100
1:32
101
1:64
110
1:128
111
1:256
EDUPIC 16F628 Punto Flotante, S.A. 2010
9
TO
PD
TOSE
PSA
DIVISOR WDT
1:1
1:2
1:4
1:8
1:16
1:32
1:64
1:128
Z
DC
PS2
PS1
PS0
C
Bit 0
Bit 0
Tabla de contenido
