6.8.
Interfaz lógica
Las definiciones de los pin de la interfaz lógica y las conexiones del circuito son las siguientes.
Los pin de la interfaz lógica se definen en función de distintos requisitos estándar
（a）Interfaz lógica para AS/NZS 4777.2:2020, conocida también como modalidad de respuesta a la
demanda del inversor (DRM).
Antes de 2 segundos, el inversor detectará todos los mandos compatibles de respuesta a la demanda, enviará
una respuesta y seguirá respondiendo mientras se mantenga declarada la modalidad.
（b）La interfaz lógica para EN50549-1:2019 sirve para cesar el suministro de potencia activa en los cinco
segundos después de la recepción de una instrucción en la interfaz de entrada.
El inversor puede conectarse a un RRCR (Receptor Radio Ripple Control) para limitar dinámicamente la
potencia en salida de todos los inversores del equipo.
Descripción funcional del terminal
N.º de pin COM
PIN 13(PIN2)
PIN 12(PIN1)
El inversor está preconfigurado para los siguientes niveles de potencia RRCR; 1 es cerrado, 0 es abierto
L1
1
0
Manual de usuario 1PH HYD3000-HYD6000-ZP1
Rev. 1.0 01/09/2023
Identificación: MD-AL-GI-00 (Info sistema)
Rev. 1.1 del 27.01.23 - Aplicación: GID
N.º de pin
12
13
14
15
16
17
Figura 41 - Esquema eléctrico de DRM
Nombre pin
L1
Entrada de contacto relé 1
G
Potencia activa
0 %
100 %
Función
GND
D1/5
D4/8
D2/6
D0
D3/7
Descripción
GND
Porcentaje de pérdida de
potencia
＜5 segundos
/
Conectado a (RRCR)
K1 - Salida relé 1
K1 - Salida relé 1
Cos(φ)
1
1
66/194
