Condición:
preescán
la condición de entrada
de renglón es falsa
la condición de entrada de renglón es
verdadera
Indicadores de estado aritmético: no afectados
Condiciones de fallo: ninguna
Ejemplo de OSF:
Cada vez que limit_switch_1 va de establecido a restablecido, la instrucción OSR establece output_bit_2 y la instrucción ADD incrementa sum por 5.
Siempre que limit_switch_1 permanezca restablecido, sum sigue siendo el mismo valor. El limit_switch_1 se debe establecer y volver a restablecerse
para que sum se incremente nuevamente. Se puede usar output_bit_2 en renglones múltiples para activar otras operaciones.
Ejecución:
bit de
almacenamiento = 0
examine el bit de
almacenamiento
bit de
almacenamiento = 1
el bit de almacenamiento se
restablece.
el bit de salida está estable-
cido
la condición de salida de
renglón está establecida
como falsa
Instrucciones de bit (XIC, XIO, OTE, OTL, OTU, ONS, OSR, OSF)
Acción:
El bit de almacenamiento se restablece para evitar un disparo no válido
durante el primer escán.
El bit de salida se restablece.
La condición de salida de renglón se establece como falsa.
el bit de almacenamiento
permanece restablecido
el bit de salida está restable-
cido
la condición de renglón de
salida está establecida como
falsa
fin
El bit de almacenamiento se establece.
El bit de salida se restablece.
La condición de salida de renglón está establecida como verdadera.
1-15
1756-6.4.1ES - Octubre de 1999