Estructura De Imagen De Proceso De Salidas (Ips); Procesamiento De Las Señales I/O - Imagen De Proceso Ampliada - Festo CPX-P-8DE-N Serie Manual De Instrucciones

Módulos de entrada CPX-P-8-DE-N...
7.1.2

Estructura de imagen de proceso de salidas (IPS)

La imagen de proceso de salidas (IPS) posee 1 byte. En la imagen de proceso estándar este margen
está reservado para futuras ampliaciones.
IPS Bit Bit Bit
Byte 7 6 5
0 En modo de funcionamiento de canal de entrada digital (A) – canal 0 ... 7 (CH0 ... 7)
– – –
Tab. 17 Imagen de proceso de salidas (IPS) – Imagen de proceso estándar
7.2 Procesamiento de las señales I/O – Imagen de proceso ampliada
Si el microinterruptor del módulo está en ON, el módulo proporciona cuatro modos de funcionamiento
para el procesamiento de las señales de entrada. El modo de funcionamiento deseado se puede
determinar por separado para cada entrada mediante parametrización, siempre que la entrada
correspondiente sea compatible con el modo de funcionamiento.
Modo de funcionamiento
(función de entrada)
A Entrada digital (Namur) 0 ... 7
B Contador
C Medición de frecuencia
hasta 1 kHz
D Medición de frecuencia
hasta 10 kHz
1) Los estados de contador y frecuencias actuales se pueden representar en la imagen de proceso de entradas (IPE) (è Tab. 19).
Tab. 18 Posibles modos de funcionamiento – imagen de proceso ampliada (microinterruptor = ON)
Festo – Módulos de entrada CPX-P-8-DE-N... – 2018-05b Español
Bit Bit Bit Bit
4 3 2 1
– – – –
Compatible Descripción resumida
con canal
Valor digital del estado de entrada
0 ... 3 Son posibles los contadores incrementales
y decrementales que cuentan los flancos
ascendentes o descendentes de la señal de entrada
(è Sección 7.3.2).
Dependiendo del tipo de contador, se cuenta
partiendo del valor límite inferior o superior hasta el
final del intervalo de recuento. Al alcanzar el valor
límite relevante se activa un bit en IPE (valor límite
alcanzado).
0 ... 3 Los impulsos de la señal de entrada digitalizada se
cuentan dentro de un tiempo de puerta
parametrizado (è Sección 7.3.3).
La frecuencia se calcula al final del tiempo de puerta.
Si no se alcanza el valor límite inferior (VLI) o se
excede el valor límite superior (VLS), se activa un bit
en IPE (valor límite no alcanzado/excedido).
0 Solo posible en canal de entrada 0:
igual que el modo de funcionamiento C, pero con un
margen de frecuencia de hasta 10 kHz
Bit Descripción
0
– – Reservado
1)
1)
1)
41